(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# (12)

## 特開平5-191442

(43)公開日 平成5年(1993)7月30日


(51)Int.Cl. <sup>5</sup> H 0 4 L 12/48 12/26	識別記号	庁内整理番号	F I			技術表示箇所	
		8529—5K 8948—5K	H 0 4 L	11/ 20 11/ 12		Z	
			ş	審査請求	未請求	請求項の数20(全 6 頁)	
(21)出顯番号	特願平4-171314		(71)出願人	5900050	03		
				アルカラ	テル・エ	ヌ・ブイ	
(22)出顧日	平成 4 年(1992) 6 月29日			ALCATEL NEAMLOZE VE			
				NNO	отѕна	AP	
(31)優先権主張番号	9100619			オラング	夕国、107	77 エックスエックス・ア	
(32)優先日	1991年6月28日			ムステノ	レダム、こ	ストラピンスキーラーン	
(33)優先権主張国	ベルギー(BE)			341			
			(72)発明者	ヨハネン	ス・アン	トニウス・マリア・ファ	
				ン・テラ	テリング		
				オラング	国、エ	ヌエル - 4761 エムビ	
				- ・ゼハ	ベンベルグ	ゲン、ルヒテンブルグ 56	
			(74)代理人	弁理士	鈴江 范	武彦	
						最終頁に続く	

## (54)【発明の名称】 ATM接続を試験する方法および装置

### (57)【要約】

【目的】 本発明は、簡単な方法でATM接続の特性を 試験する方法を得ることを目的とする。

【構成】 一連の試験セルが送信されて試験され、セルの情報部分MDは接続の予め定められた特性を認識するために2つの部分を含み、第2の部分は第1のものの反転したものであり、各情報部分は送信時間の識別子TS、ATM接続におけるシーケンス数SNおよび接続数IDを含み、これらの情報は反転されたまたはされない形態であることを特徴とする。



#### 【特許請求の範囲】

v

【請求項1】 ATMネットワークの2点間のATM接 続の特性を試験する方法において、

一連の試験セルが送信されて試験され、前記セルの情報 部分は接続の予め定められた特性を認識するために適切 な方法で組立てられていることを特徴とするATM接続 特性の試験方法。

【請求項2】 各試験セルの情報部分は2つの部分を含 み、第2の部分は第1のものの反転したものである請求 項1記載の方法。

【請求項3】 両部分は第1の部分の各オクテットが第 2の部分の関連した反転オクテットによって直ぐ後続さ れるように混合される請求項2記載の方法。

【請求項4】 各情報部分は少なくとも送信時間の識別 子、ATM接続におけるシーケンス数および接続数を含 み、これらの情報は反転されたまたはされない形態であ り、これらのデータを全く含まない情報の残りのものは 前記データが反転されたまたはされない形態の識別子を 含んでいる請求項1記載の方法。

【請求項5】 ATM試験セルのデータシーケンスを発 生する装置を備えた試験セル発生器において、

装置はデータシーケンスが非反転形態または反転形態で 選択的に少なくとも部片的に生成されるように実行され ることを特徴とする試験セル発生器。

【請求項6】 データシーケンスはオクテットの形態下 で構成されており、オクテットごとに可能に反転される ことを特徴とする請求項5記載の試験セル発生器。

【請求項7】 装置は、セルクロックによって制御され るクロック回路、接続数発生器、書込みおよび読取りメ モリ、制御回路、切替え可能なインバータおよび出力レ ジスタを具備していることを特徴とする請求項6記載の 試験セル発生器。

【請求項8】 クロック回路、接続数発生器および鸖込 みおよび読取りメモリは全てインバータを介して出力レ ジスタと結合され、これらのユニットは全て制御回路に よって制御されていることを特徴とする請求項?記載の 試験セル発生器。

【請求項9】 それは情報部分が少なくともクロック回 路、メモリおよび接続数発生器によって与えられた送信 時間の時間識別子、ATM接続におけるシーケンス数お よび接続数を含む試験セルを生成することを特徴とする 請求項8記載の試験セル発生器。

【請求項10】 前記メモリはまた試験セルのヘッダを 発生することを特徴とする請求項8記載の試験セル発生 器。

【請求項11】 それは試験セルとセルを比較すること によって入来したセルが評価回路に送られるか否かを発 見することができるセルヘッダ認識回路を含んでいるこ とを特徴とするATM試験セルを試験する評価回路。

反転され、受信されたデータが最初に反転されず、その 後反転されるか、或はその逆であるかを発見するための 回路が設けられていることを特徴とする請求項11記載の 評価回路。

2

【請求項13】 試験セルは送信時間の時間識別子を含 み、試験セルから前記時間識別子を抽出し、局部的な時 間識別子により差を計算するための回路が設けられてい ることを特徴とする請求項11記載の評価回路。

【請求項14】 セルは試験または保守セルおよび非デ 10 ータセルが関与している場合、付勢される第1のセル識 別子を持つヘッダを備え、さらにこれらのセルは試験セ ルが関与している場合に付勢される前記セル識別子、セ ルの送信時間の時間識別子、ATM接続におけるシーケ ンス数および接続数を含む情報部分を含んでいることを 特徴とする請求項11記載の評価回路。

【請求項15】 前記セルヘッダ認識回路は入来したセ ルのヘッダを基準セルのそれと比較し、これらのヘッダ が等しく、第1のセル識別子が付勢された場合、それは さらに第2のセル識別子を比較し、それらが等しい場合 20 にはセルが評価回路に送られることを示す第1の出力信 号を供給することを特徴とする請求項14記載の評価回

【請求項16】 前記第1の出力信号はまた比較された ヘッダが等しいが、第1のセル識別子が付勢されない場 合に付勢されることを特徴とする請求項15記載の評価回

【請求項17】 セルヘッダ認識回路は第1の出力信号 が付勢された場合にも入来したセルの接続数を基準セル のそれと比較し、これらの接続数が異なっており、入来 したセルの接続数にエラーがない場合に付勢された第2 の出力信号を発生し、この付勢された第2の出力信号は エラーを示すことを特徴とする請求項15または16記載の 評価回路。

【請求項18】 ビットエラーを検出して補正するエラ 一認識回路を備え、このカウントの結果は第3の出力信 号によって示されることを特徴とする請求項11記載の評 価回路。

前記エラー認識回路はまた入来した接 【請求項19】 続数におけるビットエラーを検査し、エラー検出時に第 4の出力信号を付勢することを特徴とする請求項14また は18記載の評価回路。

【讀求項20】 第2の出力信号は第1の出力信号およ び第4の出力信号が付勢されたとき、並びに第3の出力 信号が予め定められたしきい値を越えたときに付勢され ることを特徴とする請求項17または19記載の評価回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はATM接続の特性を試験 する方法、ATM試験セルのデータシーケンスを発生す 【請求項12】 試験セルのデータはオクテットごとに 50 る装置を備えた試験セル発生器、並びにATM試験セル

を試験する評価回路に関する。

#### [0002]

【従来の技術】ATMシステムにおいて、種々のエラーが発生し、何等かの方法で全て検出されなければならない。例えばエラーはビットまたはセル同期が行われることができないときに確実に存在する。また全ての質問に対する応答の欠如はエラーとして認識されるべきである。ATMセルの情報部分において送信エラーを検出するためのエラー保護コードを含んでいることも知られている。

#### [0003]

【発明が解決しようとする課題】エラーは全種類ではないが検出されることができる。これは疑似的にのみ発生するエラーに関する場合である。もっとも、このようなエラーはATMネットワークの2点間のATM接続の送信品質に悪影響を与える。

#### [0004]

【課題を解決するための手段】この問題に対する解決は、一連の試験セルが送信されて試験され、それらセルの情報部分は接続の予め定められた特性を認識するために適切な方法で組立てられているATM接続特性の試験方法によって達成される。この方法は請求項5記載の試験セル発生器および請求項11記載の評価回路によって行われることが好ましい。この解決方法の基本的な考えは、適切に組立てられた一連の試験セルによる試験接続の認識である。

【0005】好ましい実施例は請求項2以下の記載から明らかである。全てのATMセルのように適切に組立てられた試験セルはセルヘッダおよび情報部分を含み、本発明による情報部分は2倍の同じ内容を有し、その中にはある1つの接続におけるセルの時間識別子、接続数およびシーケンス数が存在する。内容の反復は反転形態で発生する。各オクテット(8ビツトの集団)はその反転によって後続されることが好ましい。

【0006】このようにしてATM接続の実質的に全ての特性が試験されることができる。この方法はまたパリティが影響されないように情報部分においてゼロおよび1の数が等しい場合に有効である。方法はまた簡単な手段によって実行されることができる。

【0007】添付図面と共に以下の実施例の説明を参照することによって本発明の上記および別の目的および特性が明らかになり、本発明自身が最も良く理解されるであろう。

#### [0008]

【実施例】図1の第1のラインは完全なATM試験セルの構造を概略的に示す。セルは5つのオクテットまたはバイトを含むヘッダHにより開始する。このセルヘッダHはATMネットワーク内の予め定められた中的地にセルを送信するために既知の方法で使用される。このセルヘッダの構造は本発明の特徴ではなく、セルヘッダは接 50

続過程における目的で変化されてもよい。したがって、それは試験に含まれることができない。本発明にとって、どの種類の接続が試験されるのか、すなわち交換機内の2点間の接続が関与しているか否か、2つの離れた点の間の接続が試験されるか否か、或は組立てられ試験されたループが関与しているか否かは重要ではない。

【0009】ヘッダHは例えば接続内においてデータセルと試験および保守セルとを区別するように機能する1対のビットを含み、一方セルヘッダHに後続する情報部10分の第1のオクテットMCTは保守セルと試験セルとを区別するために使用される。MCTに対して、予め定められたコードは保留されなければならない。後続するオクテット/MCTは先行したオクテットMCTの反転を表す。この反転は全てのビットが反転されるように実行される。

【0010】MCTおよび/MCT (MCTの反転)は、1またはゼロのいずれかだけを交互に含んでいる18個のオクテットによって後続される。このようなオクテットの各対はフラグFLを構成する。これらの18個のオクテットは3つの目的を有する。ゼロまたは1に接続を連続的に維持するエラーは認識されるべきである。2つのタイプのATM試験セル、すなわちデータが反転されずに送信され、それらの反転形態によって後続されるタイプ1セルと、データが反転され、後続する反転オクテットが反転されていないデータを含んでいるタイプ0セルは互いに区別されるべきである。各対のオクテットは最終的にビットエラーを検出するために使用される。

【00.11】測定データMDはこれらの18個のオクテットに後続する。3つの異なる測定データ、すなわち時間 識別子TS、接続中のセルのシーケンス数SNおよび接 続数IDが送信される。これら3つの測定データは16ビットワードとしてそれぞれの時間送信される。タイプ1セルT1 Cに対して、転送は図1に表されているように T1, /T1, T2, /T2 等の順序で行われる。

【0012】時間識別TSは伝送時間(遅延時間)の変化を計算するために使用される。シーケンス数SNは、セルの消滅または反復を検出するために使用される。故障接続数IDは、別の接続のセルがこの接続において間違って現れ、したがってセルヘッダは間違って修正されることを識別する。

【0013】試験セルの残りのものは1だけまたはゼロだけを交互に含むオクテットにより完成される。情報部分全体の内側でオクテットごとに反転することによって、考慮されない状態のセルの部分はない。セルの内側において、エラーは結果的に16ビット幅による並列処理から生成されることができる。したがって、試験接続において2種類の試験セルタイプ1およびタイプ0は交互に予め定められたまたは任意の順序で使用される。図2は、上記のATMセルが生成される試験セル発生器の実施例を示す。

ä

【0014】試験セル発生器TGは制御回路TCGC、 読取りおよび書込みメモリMEM、接続数発生器ID、 クロック回路LT、8ビットの幅を有する3状態バスT SB、インバータINVおよび出力レジスタREGを含 む。

【0015】クロック回路LT、接続数発生器IDおよ びメモリMEMは、付勢入力OE1、OE2、OE3を 介して同じ名称の付勢信号OE1、OE2、OE3によ り付勢されることができる3状態出力部を具備してい る。 3 状態バスTSBの導線は抵抗Rを介して電源VC Cに接続されている。クロック回路LTおよび接続数発 生器IDは、反転信号SeULによって高い値から低い 値またはその逆へのデータバイトの反転が行われる同じ 名称の反転入力SeULを具備している。クロック回路 LTはセルクロック回路CCLによって制御され、一方 出力レジスタREGはバイトクロックBCLによって制 御される。インバータINVは信号INVCによって非 反転と反転状態との間で切替えられる。メモリMEMは バスTSBを介して制御回路TCGCにデータを送信す るだけでなく、この回路からのデータを受信する。した がって、8ビット幅の両方向データ接続MDAが両回路 間に設けられ、また制御回路TCGCとメモリMEMと の間には3ビット幅のアドレス接続、書込み導線MWお よび読取り導線が予想される。

【0016】既に述べられたメモリへの接続に続いて、制御回路TCGCはまた付勢信号OE1、OE2 およびOE3 のための出力OE1、OE2、OE3 を具備し、また3状態出力の付勢のために同じ名称の反転信号SeUL用の出力SeULを具備し、セルクロックCCLおよびバイトクロックBCLのための出力CCLおよびBCLを備え、インバータINVを制御するために信号INVC用の出力INVCを備えている。

【0017】セルヘッダHのオクテットはメモリMEM によって発生され、反転せずにインバータINVを通っ て供給される。2つの後続するオクテットMCTおよび /MCTは非反転形態で次々に2度メモリMEMによっ て発生され、反転せずに一度、また反転して一度インバ ータを通じて供給される。フラグFLは、3状態出力が 付勢されない場合に抵抗Rの助けで、またその後インバ ータINVにおいて非反転および反転を交互にすること によって形成される。時間識別子はクロック回路LTに よって与えられ、シーケンス番号はメモリMEMによっ て提供され、接続数は接続数発生器 I Dによって与えら れる。高い値のデータバイトが2度発生されるごとに低 い値のデータバイトは2度発生され、反転せずに一度お よび反転して一度インバータを通して供給される。メモ リMEMに蓄積されたシーケンス数はそれぞれ完了した 送信後に制御回路TCGCに記録され、それは1でイン クレメントされ、その後メモリMEMに再度負荷され る。後続するフラグは第1のフラグと同じ方法で得られ る。

【0018】制御回路TCGCは本質的に既知のプログラム回路と同様に動作し、カウンタおよびプログラムメモリを必要とする。これらの回路に対してシーケンス数をインクレメントする加算器回路およびタイミングを与える既知の装置は付加されなければならない。

6

【0019】図3はATM試験セルを試験する評価回路 ECの可能な実施例を示す。この評価回路ECは故障認 識用の回路ERRC、例えばセルヘッダ認識用回路HI 10 DC、セルタイプ認識用の回路TYPD、クロック回路 LCTI、シーケンス数を決定する回路SEQEおよび 相対的または絶対的な送信時間を決定する回路DELC を含む。

【0020】故障認識回路ERRCは、オクテットが互いに反転される関連した対において発生するか否かを検査する。したがって、メモリ、インバータおよび比較回路が各8ビットに対して要求される。ATM試験セル内において発生するエラーはカウントされ、このカウンタのカウンタ位置は信号ERR PATを構成する。別の信号が供給される:エラーがシーケンス数において発生したときERR SEQ、エラーが時間識別子において発生したときERR TIME、およびエラーがシーケンス数において発生したときERR TIME、およびエラーがシーケンス数において発生したときERR IDである。信号ERR PATおよびERR IDはまたセルヘッダ認識HIDC用の回路に送信される。

【0021】いわゆるセルヘッダ認識回路HIDCは入 来したセルの5バイトのセルヘッダを5バイトの基準セ ルと比較する。ヘッダバイトはそれぞれ以降PTを呼ば れる1対の上記のバイトを含み、試験または保守セルが 関与した場合に付勢され、データセルの場合は付勢され ない。それによって出力セルRECは: PTは付勢され たとき、およびヘッダユニットの5バイトだけでなく、 MCTおよび/MCTバイトもまた等しいとき;或はP Tが付勢されず、ヘッダの5バイトが等しいときに付勢 される。セルRECが付勢された場合、入来したセルの シーケンス数は基準セルのそれと比較され、出力セルI NSはそれによって次のときに付勢される:これらの接 続数が異なっており、入来したセルの接続数にエラーが ないとき、最後に述べられた接続数が間違っており、信 40 号ERR PATがさらに予め定められたしきい値を越 えたとき。

【0022】セルタイプ認識用の回路TYPDは、タイプ1のセルとタイプ0のセルとを区別し、セルタイプを示す信号TYPEを生成する。シーケンス数を決定する回路SEQEは信号TYPEの関数として16ビット信号SEQ NRとしてシーケンス数を取出す。

【0023】相対的または絶対的伝送時間DERLCを 決定する回路DELCは、信号TYPEの関数としてセ ルから時間識別子TSを取出し、クロック回路LCTI の局部時間LTIからそれを減算し、その出力において 16ビット信号DLとして差を生成する。試験セル発生器 T6 中のクロック回路LTおよび評価回路中のクロック LCTIは同期してランせず、絶対伝送時間は得られる ことができない。しかしながら、一連の試験セルに対して て相対的伝送時間の差はこの方法によって得られ、これ は一般に伝送時間の絶対値よりかなり重要である。上記 の発明によって、ATM接続の特性を試験する手段は全 て提供される。


【0024】本発明の原理は特定の装置と関連して上記 に示されているが、この説明は単なる例示であり、本発 明の技術的範囲を制限するものではないことが明らかに 理解されるであろう。


8

#### 【図面の簡単な説明】

- 【図1】本発明によるATM試験セルの構造図。
- 【図2】本発明による試験セル発生器のブロック図。
- 【図3】本発明による評価回路のブロック図。

【図1】





フロントページの続き

(72) 発明者 フランク・ロデウィーク・デニセン ベルギー国、ビー - 2850 ボーム、フ ァン・レリウスラーン 243